

超平坦界面ショットキーダイオードの形成と電気特性評価

Formation and Electrical Characteristic of Ultraflat Interface Schottky diode
 東工大フロンティア研¹, 東工大総理工² ○ 茂森直登¹, 小澤健児¹, 角嶋邦之²,
 パールハット アヘムト², 西山彰², 筒井一生², 杉井信之², 名取研二¹, 服部健雄¹, 岩井洋¹
 Tokyo tech .FRC¹, IGSSE² ○ N. Shigemori¹, K. Ozawa¹, K. Kakushima², P. Ahmet¹,
 A. Nishiyama², K. Tsutsui², N. Sugii², K. Natori¹, T. Hattori¹, H. Iwai¹.
 E-mail: shigemori.n.aa@m.titech.ajp

はじめに: ショットキーバリア・ソース/ドレイン MOSFET では、従来の拡散層からなるソース・ドレインの MOSFET と比べて急峻なソース・ドレイン接合を形成できる。しかし将来、シリサイド/Si のソース・ドレイン接合は原子レベルまで超平坦であることが求められている[1]。エピタキシャル成長させた NiSi₂ を用いることでシリサイド/Si の界面は超平坦にすることができるが、n 値の増加により ON 電流の低下が報告されている[2]。本研究では直接 NiSi₂ を堆積する手法を用いて超平坦なシリサイド/Si 界面を持つショットキーバイオードを作製し評価した。

実験方法: SPM 洗浄後に HF 処理した n-Si 基板の上にスパッタ法で Ni と NiSi₂ に 10nm 堆積した。裏面に Al コントクトを形成し N₂ 雰囲気中で熱処理を行い、電気特性を測定した。ショットキー障壁と n 値は J-V 特性より算出した。

結果: n-Si 基板に Ni と NiSi₂ を 50nm 堆積した後に 700°C の熱処理を行ったサンプルの断面 SEM 図を Fig. 1 に示す。NiSi₂ を堆積したサンプルは Si との界面が平坦であることが確認できる。NiSi₂ のショットキー障壁と n 値を算出したグラフを Fig. 2 に Ni と NiSi₂ のシート抵抗を Fig. 3 に示す。詳細については当日報告する。




Fig. 1: SEM Image of Ni Silicide




Fig. 2: The Φ_B and n behavior on annealing time.




Fig. 3: The Sheet resistance on annealing temperature.

謝辞: 本研究は NEDO 技術開発機構「ナノエレクトロニクス半導体新材料・新構造技術開発うち新材料・新構造ナノ電子デバイス」により実施された。

[1] *The International Technology Roadmap for Semiconductors, 2009 Edition*, (Semiconductor Industry Association, 2009)[2]O. Nakatsuka, et al., *J. Appl. Phys.*, vol. 44, No 5A, 2005, pp. 2945-2947