

シリコンナノワイヤpFETにおける正孔移動度

平本俊郎

陳 杰智, 更屋拓哉


東京大学生産技術研究所

hiramoto@nano.iis.u-tokyo.ac.jp


1. ナノワイヤトランジスタの位置付け
2. ナノワイヤFETの移動度測定
3. ナノワイヤnFETとpFETの移動度
4. まとめ

本研究の一部は、NEDOのプロジェクト「ナノエレクトロニクス半導体材利用・新構造な電子デバイス技術開発」の援助を受けた。


国際半導体技術ロードマップ (ITRS)




CMOSデバイス構造の進化




トランジスタ（情報処理デバイス）



トランジスタ（情報処理デバイス）



Evolution of Extended CMOS



ERD-WG in Japan

シリコンナノワイヤトランジスタの研究

シリコンナノワイヤトランジスタの定義


本研究開発における定義*

ワイヤ径が15nm程度以下のナノワイヤチャネルを有するトランジスタで、量子閉じ込め効果等のナノ構造特有の物理現象によってデバイス特性が変化するトランジスタ。

*経済産業省・NEDO ナノエレクトロニクスプロジェクト
東京大学・東芝研究開発センター


研究実績

極薄SOIトランジスタ



- ・pFETで移動度向上 (2005 VLSI)
- ・nFETで移動度向上 (2005 IEDM)
- ・ひずみの効果 (2007 IEDM)
- ・(110)pMOSの移動度 (2008 IEDM)

シリコンナノワイヤトランジスタ



- ・量子効果を室温観察 (1999 IEDM)
- ・nFETとpFETの量子効果 (2001 IEDM)
- ・ナノワイヤを用いたNVM (2002 IEDM)
- ・量子効果によるばらつき (2006 IEDM)

- ・ナノワイヤnFETの移動度 (2008 VLSI)
- ・ナノワイヤnFETの移動度 (2008 IEDM)

ナノスケールMOSFETにおける量子効果

- バルクMOSFET [1]


高濃度チャネルにおいて表面量子化

- 極薄 SOI MOSFET [2]


酸化膜による量子閉じ込め

- ナノワイヤMOSFET

幅方向にも量子閉じ込め




室温でも量子閉じ込め効果
により V_{th} が上昇



[1] Y. Ohkura, Solid- State Electronics, Vol. 33, p. 1581, 1990.

[2] Y. Omura, et al., IEEE EDL, Vol. 18, p. 190, 1997.

量子効果による正孔移動度の向上



目次

1. ナノワイヤnFETにおける移動度



- ・ Presented in 2008 VLSI Symposium.
- ・ Presented in 2008 IEDM.

2. (110) ナノワイヤpFETにおける移動度



- ・ Presented in 2009 VLSI Symposium.

ナノワイヤnFETにおける移動度


作製プロセス



サブスレッショルド特性





ナノワイヤの数




2つの異なるワイヤ長で測定


□ Device Design: Nanowire of different Length



□ Cg-Vg




□ Id-Vg




移動度の導出

$$\mu_{\text{eff}} = (L_{m,1} - L_{m,2})^2 \frac{1}{\int (C_{\text{gc},1} - C_{\text{gc},2}) dV_g} \frac{1}{V_{\text{ds}}} \left(\frac{1}{I_{\text{ds},1}} - \frac{1}{I_{\text{ds},2}} \right)^{-1}$$

* A. Toriumi *et al*, *IEDM, Tech. Dig.*, 671, 2006.





(110)面と2つの方向






(100) nFETの移動度

● [100] NWs-nFETs $T_{\text{soi}}=30\text{nm}$




(100) nFETの移動度

● [110] NWs-nFETs $T_{soi}=18\text{nm}$




(100) nFETの移動度まとめ

Width Dependence



✓ μ_{eff} degradation in narrower NW



Side-surface Dependence




✓ Linear side surfaces contribution

Side surface orientation plays the key role in NWs mobility

(100) と (110)





[110]- and [100]-NWs are fabricated on the same **(110) SOI chip** for better comparisons



(110) nFETの移動度



- ✓ Lower mobility in NWs than in bulk Si
- ✓ Small mobility degradation as diminishing W_{nw}




[*] H. Irie *et al.*, IEDM, p.225, 2004.

(110) nFETの移動度

- ✓ Higher mobility in NWs than in bulk Si at low N_{inv}
- ✓ Mobility improvement in narrower W_{nw}



3D-view




cross-view


[*] H. Irie *et al.*, IEDM, p.225, 2004.

J. Chen *et al.*, IEDM, p. 757, 2008. 25

(110) nFETの移動度まとめ




- ✓ In wide W_{nw} , μ_{eff} in [100]-NWs is higher than that in [110]-NWs.
- ✓ As reducing W_{nw} , μ_{eff} in [110]-NWs is improved and even higher than that in [100]-NWs.



ナノワイヤpFETにおける移動度


(100)と(110)における正孔移動度



(110)における正孔移動度

■ Hole mobility in (110) pFETs

$$\underline{[110]/(110) \gg [100]/(110) > (100)}$$



✓ [100]-direction

middle μ
(110)



middle μ
(110)


✓ [110]-direction

highest μ
(110)

lowest μ
(100)





[100]/(110)の正孔移動度



✓ Hole in narrow NWs approaches to universal curve

[*] H. Irie *et al.*, IEDM, p.225, 2004.


[110]/(110)の正孔移動度



✓ High hole mobility in narrow NWs at high N_{inv}


[*] H. Irie *et al.*, IEDM, p.225, 2004.

チャネル方向依存性




[*] H. Irie et al., IEDM, p.225, 2004.

移動度の N_{inv} 依存性



(110)面におけるサブバンドエネルギー

■ Why high hole mobility?




*anisotropic m_{eff}^**

F_s Increase



Hole Population on (110) surface increase






(110) turns to be much more dominant in [110] NWs at higher N_{inv}

ナノワイヤーにおけるコーナー効果


No mobility degradation at high field

■ When Electric Field is applied





Less effect by side surface
→ Less width dependence of μ

■ Hole Distribution in [110] Nanowire [*]




More population in (110) even at the corners
→ μ is mainly dominated by (110).

(100) と (110)



To be presented in 2010 VLSI
Technology Symposium.



まとめ

1. ナノワイヤnFETでは、側壁効果が移動度に大きく影響する.
2. ナノワイヤpFETでは、側壁効果ではなく、閉じ込めの効果等が移動度に影響する.

本研究の一部は、NEDOのプロジェクト「ナノエレクトロニクス半導体材利用・新構造な電子デバイス技術開発」の援助を受けた。