

超低消費電力シリコンデバイス技術の重要性

Importance of Ultra-Low Power Silicon Device Technology

東工大フロンティア研¹, ○岩井 洋¹

Tokyo Tech. FRC¹, Tokyo Tech, ○H. Iwai¹

iwai.h.aa@m.titech.ac.jp

2007年5月に開催されたポスト京都議定書の枠組みづくりに向けての国際会議における安倍元首相の講演の中で「美しい星50(クールアース50)」が提案され、2050年までに温室効果ガス排出量を現状から半減することが盛り込まれ、2009年6月には政府の方針として2020年までの中期目標として温室効果ガスの排出を2005年比で25%削減することが麻生首相により発表された。これらの目標を達成するためには一次エネルギーから動力・熱・光・電気などへの二次エネルギー変換効率を高めるとともに、製造、交通・運輸、情報・通信、家庭、オフィスなどのあらゆるシステムの動作効率を高めていく必要がある。システムの動作効率を高めるためには、システムの制御を精密に行い動作上の無駄を最小限にする必要がある。このためには集積回路によるありとあらゆるシステムの動作の適切な制御が必要不可欠である。従って世の中で使用される集積回路の数は今後益々増えその省エネ化は大変重要となってくる。更に、最近のITの急激な普及とそれにとまなう情報通信量の増大によってデータセンター、ルータ、PC、携帯端末などに使用されている半導体集積回路自身のエネルギー消費量も年々増加してきた。そのため、集積回路自身の消費エネルギーを削減することが2030年に向けてのエネルギー消費効率にとって、大変重要な項目となっていることは間違いない。実際、経済不況の影響である程度の遅れは予想されるが、IT関連のエネルギー消費量はゆくゆくは全消費量の10数%となることが予想されており、その中でも電源系のロス電力と集積回路自身の消費電力を削減することが今後のIT関連の消費エネルギーの増加を抑制する2つの大きな要素となっている。一般的にIT機器の消費電力の半分は空調・電源・照明などに費やされるが、残りの半分が半導体で消費される分であり、半導体デバイスの省エネ化が急務となっている所以である。即ちCool Earth-エネルギー革新技術ロードマップに示されている省エネ型情報機器・システムの主要部品である極低消費エネルギー半導体技術の研究開発が今後の省エネにとって大変重要になってくる。

さて、集積回路の低消費電力化のためにはMOSFETの微細化とそれに伴う電源電圧の低電圧化が最も有効な手段である。半導体デバイスの消費電力(P)は半導体デバイスの電気容量(C)と電源電圧(V)を用いると $P=CV^2/2$ と表すことができる。そのため、微細化の極限を追究して電源の低電圧化を実現することが半導体省エネ化の王道であり、且つ最も有効な手段である。(ここで、Pはスケールファクターの3乗で減少する。即ち、微細化でサイズと電圧を1/2に縮小すれば消費電力は1/8、つまり約1桁小さくなることになる。)勿論、MOSFETの微細化だけでなく、微細化に対応した配線の検討も同時に行なっていかなければならないことは言うまでもないが、集積回路に搭載されるMOSFETの数は今後も増加し続ける見通しであり、MOSFET自身の低消費電力化が極めて重要な項目であることは言うまでもない。この微細化のボトルネックとなっているのがゲート絶縁膜の薄膜化であり、薄膜化を更に続行するためにはHfO₂系に替って希土類酸化膜などの第2世代High-k技術の開発が重要となってくる。ところで、低電圧化を行なうと低電圧への変換ロスが $P_{LOSS}=RI^2(=R/V^2)$ (薄膜化に伴うRの増加も入れるとスケールファクターのマイナス3乗で増加)で増加するので、半導体チップ側での電圧変換の高効率化も大変重要な省エネ技術となり、このためにも微細化によるMOSFETの高効率化、新材料導入によるRの低減、チップ内分散電圧変換回路配置などの技術が重要となってくる。

今後数年間は続くと思われる不況により各新世代技術開発のペースが鈍りCMOSが微細化限界に到達する時期は現在のロードマップで考えられている時期より相当遅くなることが予想されるが、このような時こそ、日本として微細化などの高性能化・低消費電力化など正に技術の王道を行く研究開発は世界に先行して行ない、省エネに大いに貢献を行っていくべきである。本講演ではその重要性に関して説明を行う。